Энергоэффективная адаптивная сортировка спайков и многоразрешенное дискретное вейвлет-преобразова...

#ЭнергоэффективныйИИ #Сортировкаимпульсов #Обработканачипе #Нейроморфныевычисления #ПериодическийИИ #ЭнергосберегающаяСБИС #22нмFDSOI #Аппаратныйускоритель #АрхитектураMAC #Ускорительсвертки #DWT #Вейвлет-преобразование #Адаптивныесистемы #Реконфигурируемоеоборудование #ПроектированиеASIC #Цифроваяобработкасигналов #ВстроенныйИИ #Нейроннаяобработкасигналов #Биомедицинскаяинженерия #Сверхнизкоеэнергопотребление #АппаратноеобеспечениеИИ #Умныедатчики #Проектированиечипов #Полупроводникиследующегопоколения Энергоэффективная адаптивная сортировкаимпульсов на чипе и многоразрешающее DWT с помощью реконфигурируемых MAC и сверточных ускорителей в 22 нм FDSOI Анника Вайссе, Ричард М. Джордж, Стефан Хенкер и Кристиан Майр, Технический университет Дрезден (TUD), Германия Аннотация В данной статье представлена новая энергоэффективная архитектура обработки сигналов в реальном времени для обработки электродных записей из нейронной ткани на чипе, с главной целью создания полностью автономных адаптивных систем нейронной записи. Основная задача — преодолеть ограничения традиционной передачи данных и постобработки вне чипа путем интеграции высокопроизводительных, конфигурируемых аппаратных ускорителей непосредственно на том же чипе, что и ядро обработки. Для достижения этой цели мы используем в сочетании с процессором IBEX на базе RISC-V, дополненным двумя специализированными аппаратными ускорителями для решения современных задач обработки нейронных сигналов на чипе: высококонфигурируемым блоком умножения-накопления (MAC) и сверточным процессором (CONV), оба высококонфигурируемые и оптимизированные для арифметики с фиксированной запятой со знаком. Блок MAC значительно повышает эффективность обработки на чипе, разгружая процессор от ресурсоемких вычислительных операций, таких как обнаружение спайков и извлечение признаков, тем самым значительно снижая нагрузку на процессор и энергопотребление. Для обеспечения полностью автономной сортировки спайков на чипе была реализована облегченная процедура анализа главных компонентов (PCA) непосредственно на процессоре, что позволяет извлекать признаки на чипе и непрерывно переобучать модель в ответ на динамические изменения. Эта архитектура обеспечивает извлечение признаков и обучение на чипе. Возможность обучения на чипе исключает необходимость в автономной предварительной обработке и обеспечивает адаптацию в реальном времени к изменениям в записи из-за дрейфа электродов, артефактов и т. д. Эта возможность исключает необходимость в автономной предварительной обработке и поддерживает замкнутые адаптивные нейронные интерфейсы. Сверточный движок дополнительно повышает универсальность системы, обеспечивая многоразрешающий частотно-временной анализ с помощью полосно-селективной фильтрации и разложения дискретного вейлет-преобразования (DWT). В совокупности эти возможности поддерживают сложные задачи обработки сигналов, включая многоразрешающий спектральный анализ и конкурентную сортировку импульсов и спектральный анализ, реализованные непосредственно на чипе. Система на кристалле (SoC), реализованная по 22-нм технологии полностью обедненного кремния на изоляторе (FDSOI), работает при сверхнизком напряжении (0,55 В), используя конвейер извлечения признаков на основе PCA. Использование блока MAC для вывода снижает энергопотребление с 1,43 мкДж/импульс до 1,09 мкДж/импульс, что представляет собой улучшение энергоэффективности на 23,8 % по сравнению с реализацией только на ЦП (1,09 мкДж/импульс против 1,43 мкДж/импульс) по сравнению с подходом только на ЦП, и снижает... Сверточный процессор поддерживает полосно-селективную фильтрацию и многоразрешающее разложение дискретного вейлет-преобразования (DWT), что облегчает частотно-временной анализ на кристалле и позволяет сократить полосу пропускания внешних данных до 75 %. Выбранные задачи обработки подчеркивают полезность сверточных и фильтрующих ускорителей, в частности, при проектировании гибкой и аппаратно-эффективной вычислительной платформы для анализа нейронных сигналов. Представленная система на кристалле реализована по 22-нм технологии полностью обедненного кремния на изоляторе (FDSOI), обеспечивающей работу при сверхнизком напряжении 0,55 В. Результаты показывают, что интеграция специализированных гибких ускорителей для сверточных и MAC-операций имеет важное значение для создания масштабируемых, маломощных и интеллектуальных нейронных интерфейсов, способных к автономному анализу сигналов в реальном времени. Ключевые слова: обработка нейронных сигналов, нейропротезирование, система на кристалле, сортировка импульсов, блок умножения-накопления, фильтр с конечной импульсной характеристикой, анализ главных компонент, свертка, многоразрешающее дискретное вейвлет-преобразование. Полный текст статьи: https://aircconline.com/csit/papers/vol16/csit161210.pdf Ссылка на аннотацию: https://aircconline.com/csit/abstract/v16n12/csit161203.html Ссылка на том: https://airccse.org/csit/V16N12.html